DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

12323207

Basic Patent (No, Kind, Date): JP 7086607 A2 950331 < No. of Patents: 001>

THIN-FILM TRANSISTOR (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (Inventor): KATSUKADO RAMESHIYU

IPC: *H01L-029/786; H01L-031/04 CA Abstract No: 123(10)129776V Derwent WPI Acc No: C 95-165448 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 7086607 A2 950331 JP 93232726 A 930920 (BASIC)

Priority Data (No,Kind,Date): JP 93232726 A 930920 DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

04794007 **Image available**

THIN-FILM TRANSISTOR

PUB. NO.:

07-086607 [JP 7086607 A]

PUBLISHED:

March 31, 1995 (19950331)

INVENTOR(s): KATSUKADO RAMESHIYU

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

05-232726 [JP 93232726]

FILED:

September 20, 1993 (19930920)

INTL CLASS:

[6] H01L-029/786; H01L-031/04

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 35.1 (NEW

ENERGY SOURCES -- Solar Heat)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass Conductors)

ABSTRACT

PURPOSE: To provide a thin-film transistor inhibiting power consumption at a low value, capable of reducing leakage current and capable of increasing an on/off ratio.

CONSTITUTION: An N channel type TFT 1 has a drain electrode 2, a gate electrode 4, a source electrode 6, a semiconductor layer 8 and a photovoltaic device 12. The semiconductor layer has a source region 3 and a drain region 5 doped in an N type and a channel region 7 positioned between both regions 3 and 5, and fine leakage current are made to flow in the channel region when voltage is applied between the source-drain electrodes. When voltage is applied to the gate electrode under the state, electrons are induced into the channel region, and on currents are made to flow between the electrodes. The photovoltaic device shields back light 11 projected into the channel region while converting absorbed back light into voltage, induces holes into the channel region, and has action, in which leakage current are reduced.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-86607

(43)公開日 平成7年(1995)3月31日


(51) Int. Cl. ⁶ H01L 29/786 31/04	識別記号	FΙ	F I			
	9056-4	M H01L 29/78	311	N		
	9056-4M 7376-4M	M	311	J		
		M 31/04		Q		
		審査請求	未請求 請求項の)数 8	OL	(全6頁)
(21)出願番号	特願平5-232726	(71)出願人	000003078			
			株式会社東芝			
(22) 出願日	平成5年(1993)9月20日		神奈川県川崎市幸	区堀川岡	叮72番坤	<u>tt</u>
		(72)発明者	カッカド・ラメシ	ユ		
			神奈川県横浜市磯 式会社東芝横浜事		乡田町 8	8番地 株
		(74)代理人	弁理士 鈴江 武			

(54) 【発明の名称】薄膜トランジスタ

(57) 【要約】

【目的】 この発明の目的は、消費電力を低く抑え、リーク電流を減少でき、ON/OFF比を増大できる薄膜トランジスタを提供することにある。

【構成】 Nチャンネル型TFT1は、ドレイン電極2、ゲート電極4、ソース電極6、半導体層8、及び光起電装置12を備えている。半導体層は、N型にドープされたソース領域3及びドレイン領域5と、両者の中間に位置するチャンネル領域7とを有し、ソース、ドレイン電極間に電圧が付与される場合にチャンネル領域を微小のリーク電流が流れるようになっている。この状態でゲート電極に電圧を加えると、チャンネル領域内に電子が誘引され、電極間にON電流が流れる。光起電装置は、チャンネル領域に入射するバックライト11を遮蔽するとともに吸収したバックライトを電圧に変換し、チャンネル領域に正孔を誘引し、リーク電流を減少する作用を有する。



20

【特許請求の範囲】

【請求項1】 ソース電極、ドレイン電極、半導体層、 絶縁層、及びゲート電極を備えた薄膜トランジスタにお いて、

1

上記半導体層のチャンネル領域に入射する光を遮断する とともに、上記チャンネル領域に電界を付与する光起電 装置を備えていることを特徴とする薄膜トランジスタ。

【請求項2】 上記半導体層は、非結晶シリコン或いは 結晶シリコンから形成されていることを特徴とする請求 項1に記載された薄膜トランジスタ。

【請求項3】 スタガー構造、逆スタガー構造、共面構 造、または逆共面構造のいずれか1つを有していること を特徴とする請求項1に記載された薄膜トランジスタ。

【請求項4】 Nチャンネル型或いはPチャンネル型に 形成されていることを特徴とする請求項1に記載された 薄膜トランジスタ。

【請求項5】 上記光起電装置は、ショットキー障壁太 陽電池であることを特徴とする請求項1に記載された薄 膜トランジスタ。

【請求項6】 上記光起電装置は、PIN太陽電池であ ることを特徴とする請求項1に記載された薄膜トランジ スタ。

上記光起電装置は、PN接合太陽電池で 【請求項7】 あることを特徴とする請求項1に記載された薄膜トラン ジスタ。

【請求項8】 上記光起電装置は、ヘテロ接合太陽電池 であることを特徴とする請求項1に記載された薄膜トラ ンジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、例えばアクティブマ トリックス型液晶表示器のスイッチング素子として用い られる薄膜トランジスタ(以下TFTと称する)に関す る。

[0002]

【従来の技術】液晶を用いた表示素子として、テレビ表 示やグラフィックディスプレイ等を指向した大容量、高 密度のアクティブマトリックス型液晶表示器の開発及び 実用化が盛んに行われている。このような表示器では、 クロストークのない高コントラスト表示が行えるよう に、各画素の駆動及び制御を行う手段として半導体スイ ッチが用いられている。半導体スイッチとしては、透過 型表示が可能であり大面積化も容易である等の理由か ら、通常、透明絶縁基板上に形成されたTFTが用いら れている。

【0003】TFTは、例えば、半導体層を挟んで下層 にソース、ドレイン電極層、上層にゲート層をそれぞれ 配置したスタガー構造を有しており、アクティブマトリ ックス型液晶表示器の各画素毎に設けられている。そし て、各TFTにおいて、ドレイン電極は液晶表示器の信 50 FTのゲート電極には、-5 V程度の電圧が与えられて

号電極と一体に形成され、ゲート電極は走査電極と一体 に形成され、ソース電極は画素電極に接続されている。 【0004】このように構成された液晶表示器を駆動す ると、一定の走査電圧Vgが走査電極を介してTFTの ゲート電極に一走査線毎に与えられると同時に、画像信 号としての電圧Vdsが信号電極を介して対応するTF Tのドレイン電極に与えられる。このようにソース、ド レイン電極間に電圧Vdsが与えられたTFTのゲート 電極にゲート電圧Vgを与えると、電圧Vgに誘引され 10 た電荷が半導体層のソース、ドレイン領域に挟まれたチ ャンネル領域に発生し、チャンネル領域の電気抵抗が低 くなり、チャンネル領域に電流Ids(ON電流)が流 れ、該当する画素のスイッチがONされる。尚、TFT には、チャンネル領域内に電子が誘引されるNチャンネ ル型TFT、及び正孔が誘引されるPチャンネル型TF Tがある。

【0005】一方、スイッチがOFF状態(Vg=0) にあるTFTのソース、ドレイン電極間には、半導体層 を流通する微量のOFF電流 (リーク電流) が流れてい る。TFTのチャンネル領域に流通するON電流とOF F電流とのON/OFF比は、通常、10°以上である ことが必要とされており、このON/OFF比は、TF Tの性能を評価する上で重要な要素となる。従って、T FTのON/OFF比を増大して性能を改良するために はリーク電流を低く抑えることが必要とされている。

【0006】図5は、Nチャンネル型TFTのソース、 ドレイン電極間に一定の電圧 V d s (15 V) を与え、 ゲート電極にゲート電圧Vgを与える場合の半導体層の ソース、ドレイン領域間(チャンネル領域)に流れる電 流 I d s を示している。尚、半導体層のソース、ドレイ ン領域は、Nチャンネル型に適合するようにN型にドー プされているものとする。

【0007】 Nチャンネル型TFTのゲート電極に微小 な正の電圧Vgを与えると、チャンネル領域内に電子が 誘引され、チャンネル領域内を流れる電流Ids(ON 電流)が大幅に増大する。例えば、20 Vの電圧をゲー ト電極に与えると、約10⁻⁵A程度のON電流が流れ る。一方、ゲート電圧 Vg=0とした場合のリーク電流 は、約10⁻¹⁰ A程度である。この場合のTFTのON 40 / OFF比は、約10 程度であり、必要とされる値 (10°)に達していない。

【0008】一般に、良好なON/OFF比を有するT FTを得るために、TFTのOFF状態においてゲート 電極に逆電圧(この場合、負の電圧)を与えてリーク電 流を低く抑えている。即ち、Nチャンネル型TFTのゲ - ト電極に負の電圧を与えると、チャンネル領域に正孔 が誘引されるが、正孔の流れはN型にドープされたソー ス、ドレイン領域においてプロックされ、結果的にリー ク電流を減少できる。従って、従来のNチャンネル型T

30

3

おり、リーク電流が10-12程度に抑えられ、TFTの ON/OFF比を10'程度にまで引上げている。

【0009】また、液晶表示器に実装されるTFTは、 表示器のパックライトの影響によりリーク電流が増大さ れる場合がある。つまり、TFTのチャンネル領域にバ ックライトからの光が吸収されると、チャンネル領域内 に電荷が発生してチャンネル領域の電気抵抗を下げる場 合がある。このように電気抵抗が低くなる場合には、電 荷が流通しやすくなり、結果的にリーク電流が増大され る。そのため、チャンネル領域に吸収される光を遮るた 10 めの光遮蔽層が設けられている。

[0010]

【発明が解決しようとする課題】従来のTFTにおいて は、OFF状態においてゲート電極に逆電圧をかけてリ -ク電流を抑えている。従って、TFTがOFF状態に あるにも拘らず、リーク電流を低く抑えるための余分な 電圧を付与する必要があり、消費電力が増大するという 問題がある。

【0011】この発明は、以上の点に鑑みなされたもの で、その目的は、少ない消費電力でリーク電流を減少で 20 き、ON/OFF比を増大することができる薄膜トラン ジスタを提供することにある。

[0012]

【課題を解決するための手段】この発明によれば、ソー ス電極、ドレイン電極、半導体層、絶縁層、及びゲート 電極を備えた薄膜トランジスタにおいて、上記半導体層 のチャンネル領域に入射する光を遮断するとともに、上 記チャンネル領域に電界を付与する光起電装置を備えて いることを特徴とする薄膜トランジスタが提供される。

[0013]

【作用】この発明の薄膜トランジスタ(TFT)によれ ば、液晶表示器のバックライトがTFTの半導体層のチ ャンネル領域に入射する光路位置に光起電装置を備えて いる。光起電装置は、チャンネル領域に入射する光を遮 蔽することによりチャンネル領域内に電荷が発生するの を抑え、OFF状態におけるリーク電流を低く抑える。 また、光起電装置に吸収される光は、ここで電圧に変換 され、チャンネル領域に電界を付与する。付与する電界 の方向を適当に選択することにより、チャンネル領域内 に電子或いは正孔のいずれかを誘引し、リーク電流を抑 40 える。そして、良好なON/OFF比を有するTFTが 提供される。

[0014]

【実施例】以下、図面を参照しながらこの発明の実施例 について詳細に説明する。図1及び図2に示すように、 この発明の薄膜トランジスタ1(以下、TFTと称す る) は、例えば、アクティブマトリックス型液晶表示器 20の各画素30毎に装着され、画素30のスイッチン グ素子として用いられている。

リックス状に整列された表示画面を有している。各画素 30は、画素電極22と、画素電極22に沿って互いに 平行に延びる多数の信号電極24と、信号電極24と直 交する方向に沿って互いに平行に延びる多数の走査電極 26と、を有している。各画素電極22は、例えば、ス タガー型のTFT1を介して信号電極24及び走査電極 26に接続されている。また、液晶表示器20は、図示 しないパックライトを備えている。

【0016】各TFT1は、信号電極24と一体に形成 されたドレイン電極2と、走査電極26と一体に形成さ れたゲート電極4と、画素電極22に接続されたソース 電極6と、を有しており、信号電極24は、TFT1の ドレイン電極2に画像信号を与えるためのデータ線とし て作用し、走査電極26は、TFT1のゲート電極4に 走査信号を与えるためのアドレス線として作用する。

【0017】以下、TFT1の構成について詳細に説明 する。TFT1は、透明なガラス或いは石英から成る基 体10の上面に形成され、基体10の上面に設けられた 光起電装置4と、光起電装置4を覆うように基体10の 上面に設けられた透明な絶縁層14と、絶縁層14の上 面に互いに離間して設けられたソース電極層6及びドレ イン電極層2と、ソース電極6及びドレイン電極2に接 するとともに絶縁層14の上面に設けられた半導体層8 と、半導体層8の上面に設けられたゲート絶縁層16 と、ゲート絶縁層16の上面に設けられたゲート電極4 と、を備えている。

【0018】半導体層8は、ソース電極6の上方に位置 するソース領域3、ドレイン電極2の上方に位置するド レイン領域5、及びソース電極6とドレイン電極2との 間に位置するチャンネル領域7から成る3つの領域に分 割されている。ソース領域3及びドレイン領域5は、そ れ自体の固有抵抗を減少するために、また、接触する電 極との間に良好なオーミック接合を実現するためにドー プされる。例えば、これらの領域3、5がN型にドープ されるとNチャンネル型TFTが形成され、P型にドー プされるとPチャンネル型TFTが形成される。

【0019】光起電装置4は、液晶表示器20の図示し ないバックライトから基体10の下面を介してTFT1 に入射する光11がチャンネル領域7内に入射するのを 防止するための光遮蔽層として作用するとともに、吸収 した光を電圧に変換する作用を有する。

【0020】次に、各画素30毎にNチャンネル型TF T1を装着した液晶表示器20の動作を説明する。ま ず、液晶表示器20に画像信号が入力されると、画像信 号は、信号電極24を介して1走査線内の各TFT1の ドレイン電極2に与えられる。画像信号は、ドレイン電 極2に電圧を付与するON信号と、電圧を付与しないO FF信号と、に2値化されており、ON信号が与えられ たTFT1は、ソース、ドレイン電極間に電圧Vdsが 【0015】液晶表示器20は、多数の画素30がマト 50 付与され、OFF信号が与えられたTFT1は、電圧V

dsが付与されない。それと同時に、この1走査線内の 全てのTFT1のゲート電極4には、走査電極26を介 して走査信号が付与され一定のゲート電圧Vgが与えら れる。そして、電圧Vdsが与えられたTFT1は、ゲ -ト電圧Vgが与えられることによりON状態にされ、 該当する画素30が表示される。同様に、上記の動作を 表示画面内の全ての走査線いついて行い、1画面が形成 される。

【0021】ドレイン電極2に表示命令としてのON信 号が与えられたTFT1は、ソース電極6とドレイン電 10 極2との間に電圧Vdsを生じ、待機状態(OFF状 態)にされる。半導体層8のソース領域3及びドレイン 領域5はN型にドープされており、電流を良好に通過す るが、チャンネル領域7はドープされていないため、抵 抗率が高く電流を通過しにくい。そのため、OFF状態 のTFT1は、半導体層8を介して各電極2、6間に〇 FF電流としての微小のリーク電流を流している。

【0022】OFF状態のNチャンネル型TFT1のゲ -ト電極4に走査信号が与えられて所定の正のゲート電 圧Vgが与えられると、チャンネル領域7内に電子が誘 20 引され、チャンネル領域7の抵抗率が低下される。その 結果、チャンネル領域7内に電子が良好に通過され、ソ -ス電極6とドレイン電極2との間にON電流Idsが 流れる。各電極2、6間にON電流が流れると、TFT 1がON状態にされ、ソース電極6を介して該当する画 素30の画素電極22と図示しない対向電極との間に電 圧を生じる。それにより、図示しない液晶の配向が変え られて表示状態にされる。

【0023】。高性能のTFT1を得るためには、上記O N電流とOFF電流(リーク電流)とのON/OFF比 を高くすることが望ましい。そのため、本発明のTFT 1は、従来、光遮蔽層が設けられていた位置に光起電装 置12を設けることにより、リーク電流を低く抑えてT FT1のON/OFF比を増大する。

【0024】図3は、光起電装置12の第1の実施例と しての非結晶シリコンショットキー障壁太陽電池40 (以下、ショットキー太陽電池と称する) を示してい る。ショットキー太陽電池40は、金属領域42と光吸 収領域44とから成る2層構造を有している。金属領域 42は、その下面42aから入射する光の最大光が光吸 40 収領域44まで到達できるように約100オングストロ 一ム程度の薄膜状に形成され半透明にされている。光吸 収領域44は、金属領域の上面42bに接触する下面4 4 a を有し、非結晶シリコン或いは結晶シリコンなどの 半導体材料から形成されている。

【0025】半導体の製造分野において、金属材料を半 導体材料に接触させることによりショットキー障壁が形 成できることは公知であり、本実施例のショットキー太 陽電池においては、金属領域42と光吸収領域44との 境界面42b(44a)にショットキー障壁が形成され 50 れると、中間層54内に電子が蓄積されて半導体層8の

ている。ショットキー障壁は、高仕事関数を有する金属 をN型半導体材料に接触させることにより形成でき、或 いは低仕事関数を有する金属をP型半導体材料に接触さ せることにより形成できる。尚、ショットキー障壁を形 成することにより、境界面42b(44a)から光吸収 領域44の上面44 bに向う光吸収領域44内に空間電 荷領域を生じる。

6

【0026】ショットキー太陽電池40の金属領域42 の下面42aから光が入射されてショットキー障壁に光 が当たると、光吸収領域44内で電荷担体が発生し、こ の電荷担体は、通常、空間電荷領域内の電界によって金 属領域の下面42a或いは光吸収領域の上面44bから 取除かれる。しかし、本発明のTFT1に含まれるショ ットキー太陽電池40のように、電気的絶縁材料として の基体10及び絶縁層14によって周りを包囲されてい る場合には、ショットキー障壁近傍に発生した電荷担体 は光吸収領域44内に蓄積される。

【0027】例えば、本実施例のように、光吸収領域4 4をN型半導体材料によって形成し、金属領域42をプ ラチナやパラジウムなどの高仕事関数を有する金属によ って形成したショットキー太陽電池40のショットキー 障壁に光を当てると、光吸収領域44内に電子が発生す る。発生した電子は、光吸収領域44内に蓄積され、電 界を生じる。そして、この電界によって半導体層8のチ ャンネル領域7内に正孔が誘引され、チャンネル領域7 内において、電子が通過しにくくなる。従って、TFT 1が〇FF状態にある場合のチャンネル領域7の電流抵 抗が大きくなり、リーク電流が減少されることになる。

【0028】図4は、光起電装置12の第2の実施例と してのPIN太陽電池50を示している。PIN太陽電 池50は、光が入射される下面52aを有するとともに P型にドープされたP型半導体層52と、P型半導体層 52の上面52bに接触する下面54aを有する中間層 54と、中間層 54の上面 54 bに接触する下面 56 a を有するとともにN型にドープされたN型半導体層56 と、から成る3層構造を有している。

【0029】各層52、54、56、のフェルミ準位の 均一化の結果、N型半導体層 5 6 内に陽性の空間電荷担 体が生じ、P型半導体層52内に陰性の空間電荷担体が 生じ、これらの層52、54、及び54、56の間に接 合面に固有の電位が生じることは、PIN太陽電池の製 造分野において公知である。また、中間層54に発生す る空間電荷領域は、中間層54の層厚全体に亘って存在 すると考えられる。従って、光を吸収することによって 中間層54に発生する電荷担体は、電荷担体の極性の如 何に拘らず空間電荷領域の電界によって収束される。

【0030】例えば、P型半導体層52の下面52a方 向から光が入射するようにPIN太陽電池50をTFT 1内に配置する場合、PIN太陽電池50に光が入射さ

チャンネル領域7内に正孔が誘引され、TFT1のリー ク電流が減少される。

【0031】以上のように、従来のTFTに含まれる光 遮蔽層の位置に光起電装置12を設けることにより、液 晶表示器20のパックライトからTFT1の半導体層8 のチャンネル領域7を保護するとともに、パックライト を吸収してチャンネル領域7に対して所望の電界を付与 してチャンネル領域6内に所望の電荷担体を誘引でき、 TFTがOFF状態にある場合のリーク電流を減少でき る。それにより、従来のように、リーク電流を低く抑え 10 ジスタを示す断面図。 るためにTFTのゲート電極に逆電圧を付与する場合と 同様の効果が得られる。従って、低い消費電力でリーク 電流を低く抑えることができ、ON/OFF比を増大す ることができる。

【0032】尚、本発明は上記実施例に限定されること なく発明の要旨を変更しない範囲において種々変更可能 である。例えば、光起電装置12の他の実施例として、 PN接合太陽電池やヘテロ接合太陽電池を用いても良 く、TFTの構造は、本実施例のスタガー構造に加えて 逆スタガー構造、共面構造、或いは逆共面構造であって 20 も良い。

[0033]

【発明の効果】以上説明したように、この発明の薄膜ト ランジスタによれば、チャンネル領域に入射するバック ライトを遮蔽する光遮蔽層の位置に光起電装置を備えて いる。従って、チャンネル領域をバックライトから保護 するとともに、吸収した光を電圧に変換してチャンネル 領域に所望の電界を付与でき、チャンネル領域の電流抵 抗を減少してリーク電流を低く抑えることが可能にな る。そして、TFTのON電流とOFF電流とのON/ OFF比を増大でき、高い性能を有するTFTを提供で

【図面の簡単な説明】

きる。

【図1】図1は、この発明の実施例における薄膜トラン

【図2】図2は、図1のTFTを装着した液晶表示器を 示す部分平面図。

【図3】図3は、図1のTFTに含まれるショットキー 障壁太陽電池を示す断面図。


【図4】図4は、図1のTFTに含まれるPIN太陽電 池を示す断面図。

【図5】図5は、従来のNチャンネル型TFTのゲート 電極にゲート電圧Vgを与えた場合の、ソース、ドレイ ン電極間に流れる電流І d s を示す図。


【符号の説明】

1…薄膜トランジスタ、2…ドレイン電極、3…ソース 領域、4…ゲート電極、5…ドレイン領域、6…ソース 電極、7…チャンネル領域、8…半導体層、10…基 体、11…バックライト光、12…光起電装置。


【図1】




[図3]



【図2】



[図4]



【図5】

